paramedr:
| enw paramedr | gwerth priodoledd |
| A yw Rohs wedi'i ardystio? | yn cyfarfod y |
| Enwau Masnach | XILINX (Xilinx) |
| Cyrraedd Cod Cydymffurfio | compli |
| Cod ECCN | 3A991.D |
| amledd cloc uchaf | 667 MHz |
| Cod JESD-30 | S-PBGA-B484 |
| Cod JESD-609 | e1 |
| Lefel Sensitifrwydd Lleithder | 3 |
| nifer y cofnodion | 338 |
| Nifer o unedau rhesymegol | 147443. llarieidd-dra eg |
| Amseroedd allbwn | 338 |
| Nifer y terfynellau | 484 |
| Deunydd corff pecyn | PLASTIG/EPOCSI |
| cod pecyn | FBGA |
| Amgáu cod cyfatebol | BGA484,22X22,32 |
| Siâp pecyn | SGWÂR |
| Ffurflen pecyn | GRID ARRAY, LLAWR GAIN |
| Tymheredd Ail-lif Brig (Celsius) | 260 |
| cyflenwad pŵer | 1.2,1.2/3.3,2.5/3.3 V |
| Math o Resymeg Rhaglenadwy | ARRAI GIAT RHAGLENEDIG CAE |
| Statws ardystio | Ddim yn Gymwys |
| mownt wyneb | OES |
| technoleg | CMOS |
| Arwyneb terfynell | COPPER ARIAN TIN |
| Ffurflen derfynell | PÊL |
| Cae terfynell | 0.8 mm |
| Lleoliad terfynell | GWLAD |
| Uchafswm amser ar dymheredd ail-lif brig | 30 |
Disgrifiad cyffredinol :
Mae FPGA cyfres Xilinx® 7 yn cynnwys pedwar teulu FPGA sy'n mynd i'r afael â'r ystod gyflawn o ofynion system, yn amrywio o gost isel, ffactor ffurf fach,
cymwysiadau cost-sensitif, cyfaint uchel i led band cysylltedd pen uchel iawn, gallu rhesymeg, a gallu prosesu signal ar gyfer y rhai mwyaf heriol
ceisiadau perfformiad uchel.Mae'r 7 cyfres FPGA yn cynnwys:
• Teulu Spartan®-7: Wedi'i optimeiddio ar gyfer cost isel, pŵer isaf, ac uchel
Perfformiad I/O.Ar gael mewn ffactor ffurf cost isel, bach iawn
pecynnu ar gyfer yr ôl troed PCB lleiaf.
• Teulu Artix®-7: Wedi'i optimeiddio ar gyfer cymwysiadau pŵer isel sydd angen cyfresol
transceivers a DSP uchel a thrwybwn rhesymeg.Yn darparu'r isaf
cyfanswm bil cost deunyddiau ar gyfer trwybwn uchel, cost-sensitif
ceisiadau.
• Teulu Kintex®-7: Wedi'i optimeiddio ar gyfer y perfformiad pris gorau gyda 2X
gwelliant o'i gymharu â'r genhedlaeth flaenorol, gan alluogi dosbarth newydd
o FPGAs.
• Teulu Virtex®-7: Wedi'i optimeiddio ar gyfer perfformiad system uchaf a
capasiti gyda gwelliant 2X ym mherfformiad y system.Uchaf
dyfeisiau gallu wedi'u galluogi gan ryng-gysylltiad silicon wedi'i bentyrru (SSI)
technoleg.
Wedi'i adeiladu ar dechnoleg proses o'r radd flaenaf, perfformiad uchel, pŵer isel (HPL), 28 nm, giât fetel uchel-k (HKMG), mae 7 cyfres FPGA yn galluogi
cynnydd digyffelyb ym mherfformiad y system gyda 2.9 Tb/s o led band I/O, 2 filiwn o gapasiti celloedd rhesymeg, a 5.3 TMAC/s DSP, tra'n defnyddio 50% yn llai
pŵer na dyfeisiau cenhedlaeth flaenorol i gynnig dewis cwbl raglenadwy i ASSPs ac ASICs.
Crynodeb o Nodweddion 7 Cyfres FPGA
• Rhesymeg FPGA perfformiad uchel uwch yn seiliedig ar edrychiad 6 mewnbwn go iawn
technoleg tabl i fyny (LUT) y gellir ei ffurfweddu fel cof dosbarthedig.
• RAM bloc deuol-borthladd 36 Kb gyda rhesymeg FIFO adeiledig ar gyfer data ar sglodion
byffro.
• Technoleg SelectIO™ perfformiad uchel gyda chefnogaeth ar gyfer DDR3
rhyngwynebau hyd at 1,866 Mb/s.
• Cysylltedd cyfresol cyflym gyda thrawsgludyddion aml-gigabit adeiledig
o 600 Mb/s i uchafswm.cyfraddau o 6.6 Gb/s hyd at 28.05 Gb/s, gan gynnig a
modd pŵer isel arbennig, wedi'i optimeiddio ar gyfer rhyngwynebau sglodion-i-sglodyn.
• Rhyngwyneb analog defnyddiwr ffurfweddu (XADC), yn ymgorffori deuol
Trawsnewidyddion analog-i-ddigidol 12-did 1MSPS gyda thermol ar sglodion a
synwyryddion cyflenwad.
• Sleisys DSP gyda lluosydd 25 x 18, cronadur 48-did, a rhag-gwiber
ar gyfer hidlo perfformiad uchel, gan gynnwys cymesuredd wedi'i optimeiddio
hidlo cyfernod.
• Teils rheoli cloc pwerus (CMT), sy'n cyfuno cam-gloi
dolen (PLL) a rheolwr cloc modd cymysg (MMCM) blociau ar gyfer uchel
cywirdeb a jitter isel.
• Defnyddio prosesu wedi'i fewnosod yn gyflym gyda phrosesydd MicroBlaze™.
• Bloc integredig ar gyfer PCI Express® (PCIe), am hyd at x8 Gen3
Dyluniadau Endpoint a Root Port.
• Amrywiaeth eang o opsiynau ffurfweddu, gan gynnwys cefnogaeth ar gyfer
atgofion nwyddau, amgryptio AES 256-did gyda HMAC/SHA-256
dilysu, a chanfod a chywiro SEU adeiledig.
• Cost isel, bond gwifren, sglodyn fflip marw-noeth, a fflip cyfanrwydd signal uchel
pecynnu sglodion yn cynnig mudo hawdd rhwng aelodau'r teulu i mewn
yr un pecyn.Pob pecyn ar gael yn rhad ac am ddim Pb ac wedi'u dewis
pecynnau yn opsiwn Pb.
• Wedi'i gynllunio ar gyfer perfformiad uchel a phŵer isaf gyda 28 nm,
HKMG, proses HPL, technoleg proses craidd foltedd 1.0V a
Opsiwn foltedd craidd 0.9V ar gyfer pŵer hyd yn oed yn is.
