Priodweddau Cynnyrch
| MATH | DISGRIFWCH |
| Categori | Cylchdaith Integredig (IC) Wedi'i fewnosod - FPGA (Arae Gât Rhaglenadwy Maes) |
| gwneuthurwr | Intel |
| cyfres | Arria II GX |
| Pecyn | hambwrdd |
| statws cynnyrch | terfynu |
| Nifer y LAB/CLB | 2530 |
| Nifer o elfennau/unedau rhesymeg | 60214 |
| Cyfanswm darnau RAM | 5371904 |
| Dwi/O yn cyfri | 252 |
| Foltedd - Wedi'i Bweru | 0.87V ~ 0.93V |
| math gosod | Math Mount Arwyneb |
| Tymheredd gweithredu | 0°C ~ 85°C (TJ) |
| Pecyn / Amgaead | 572-BGA, FCBGA |
| Pecynnu Dyfais Cyflenwr | 572- FBGA, FC (25×25) |
| Rhif cynnyrch sylfaenol | EP2AGX65 |
Dogfennaeth A'r Cyfryngau
| MATH O ADNODDAU | CYSYLLTIAD |
| Manylebau | Taflen Data Dyfais Arria II Trosolwg o Deulu Dyfais Arria II Canllaw Defnyddiwr Megafuntion JTAG Rhithwir |
| Modiwlau hyfforddi cynnyrch | Tri Rheswm i Ddefnyddio FPGA's mewn Dyluniadau Diwydiannol |
| Newid Cynnyrch Rhybudd Talu Cosb/Terfynu | Mult Dev Ychwanegu Eilyddion 6/Medi/2019 Mult Dev EOL REV 2/Awst/2019 Mult Dev EOL 28/Chwef/2019 |
| Dyluniad/Manyleb RhTC | Marcio Laser 05/Hydref/2018 |
| pecyn PCN | Label Mult Dev CHG 24/Ion/2020 Label Mult Dev Chgs 24/Chwef/2020 |
| RhTC Arall | Diweddariad ar y Cynllun Parodrwydd 3/Ebr/2020 |
| Manylebau HTML | Canllaw Defnyddiwr Megafuntion JTAG Rhithwir Trosolwg o Deulu Dyfais Arria II |
| llaw | Llawlyfr Dyfais Arria II |
| Cyfeiliornad | Arria II GX Errata |
Dosbarthiad Amgylchedd Ac Allforio
| NODWEDDION | DISGRIFWCH |
| Statws RoHS | RoHS cydymffurfio |
| Lefel Sensitifrwydd Lleithder (MSL) | 3 (168 awr) |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
