XA6SLX25-2CSG324Q （Wedi'i werthu o stoc gyda phecynnu gwreiddiol）

priodweddau cynnyrch:

Disgrifiad cyffredinol:

Mae teulu Spartan®-6 Xilinx Automotive (XA) o FPGAs yn darparu galluoedd integreiddio system blaenllaw gyda'r cyfanswm cost isaf ar gyfer cymwysiadau modurol cyfaint uchel.Mae'r teulu deg aelod yn darparu dwyseddau estynedig yn amrywio o 3,840 i 101,261 o gelloedd rhesymeg a chysylltedd cyflymach, mwy cynhwysfawr.Wedi'i adeiladu ar dechnoleg proses gopr pŵer isel aeddfed 45 nm sy'n darparu'r cydbwysedd gorau posibl o gost, pŵer a pherfformiad, mae'r teulu XA Spartan-6 yn cynnig tabl chwilio 6 mewnbwn cofrestriad deuol newydd, mwy effeithlon (LUT). ) rhesymeg a detholiad cyfoethog o flociau lefel system adeiledig.Mae'r rhain yn cynnwys RAM blociau 18 Kb (2 x 9 Kb), sleisys DSP48A1 ail genhedlaeth, rheolwyr cof SDRAM, blociau rheoli clociau modd cymysg gwell, technoleg SelectIO™, blociau traws-dderbynnydd cyfresol cyflym wedi'u optimeiddio â phŵer, blociau Endpoint sy'n gydnaws â PCI Express® , dulliau rheoli pŵer uwch ar lefel system, opsiynau cyfluniad auto-ganfod, a gwell diogelwch IP gydag amddiffyniad DNA AES a Dyfais.Mae'r nodweddion hyn yn darparu dewis rhaglenadwy cost isel yn lle cynhyrchion ASIC arferol gyda rhwyddineb defnydd digynsail.Mae XA Spartan-6 FPGAs yn cynnig yr ateb gorau ar gyfer dyluniadau rhesymeg cyfaint uchel hyblyg a graddadwy, dyluniadau prosesu DSP cyfochrog lled band uchel, a chymwysiadau cost-sensitif lle mae angen safonau rhyngwyneb lluosog.XA Spartan-6 FPGAs yw'r sylfaen silicon rhaglenadwy ar gyfer Llwyfannau Dylunio wedi'u Targedu sy'n darparu cydrannau meddalwedd a chaledwedd integredig sy'n galluogi dylunwyr i ganolbwyntio ar arloesi cyn gynted ag y bydd eu cylch datblygu yn dechrau.Crynodeb o Nodweddion XA Spartan-6 FPGA • Teulu XA Spartan-6: • XA Spartan-6 LX FPGA: rhesymeg wedi'i optimeiddio • XA Spartan-6 LXT FPGA: Cysylltedd cyfresol cyflym • Tymheredd Modurol: • I-Gradd: Tj = – 40°C i +100°C • Gradd Q: Tj = –40°C i +125°C • Safonau Modurol: • Mae Xilinx yn cydymffurfio ag ISO-TS16949 • Cymhwyster AEC-Q100 • Dogfennaeth Proses Cymeradwyo Rhan Gynhyrchu (PPAP) • Mae cymhwyster y tu hwnt i AEC-Q100 ar gael ar gais • Wedi'i gynllunio ar gyfer cost isel • Blociau integredig lluosog effeithlon • Dewis wedi'i optimeiddio o safonau I/O • Padiau fesul cam • Pecynnau bondio gwifren plastig cyfaint uchel • Pŵer statig a deinamig isel • optimeiddio'r broses 45 nm ar gyfer cost a phŵer isel • Modd pŵer-lawr gaeafgysgu ar gyfer pŵer sero • Modd atal yn cynnal cyflwr a chyfluniad gyda deffro multipin, gwella rheolaeth • Perfformiad uchel foltedd craidd 1.2V (FPGAs LX a LXT, graddau cyflymder -2 a -3) • Banciau rhyngwyneb SelectIO aml-foltedd, aml-safonol • Cyfradd trosglwyddo data hyd at 1,080 Mb/s fesulI/O gwahaniaethol • Gyriant allbwn detholadwy, hyd at 24 mA y pin • Safonau a phrotocolau 3.3V i 1.2VI/O • Rhyngwynebau cof HSTL a SSTL cost isel • Cydymffurfiaeth cyfnewid poeth • Cyfraddau I/O addasadwy i wella cywirdeb y signal • Trosglwyddyddion cyfresol GTP cyflym iawn yn y FPGAs LXT • Hyd at 3.2 Gb/s • Rhyngwynebau cyflym gan gynnwys: Serial ATA a PCI Express • Sleisys DSP48A1 effeithlon • Rhifyddeg perfformiad uchel a phrosesu signal • Lluosydd cyflym 18 x 18 a 48 -croniadur did • Gallu pibellau a rhaeadru • Rhag-gwiber i gynorthwyo cymwysiadau hidlo • Blociau Rheolydd Cof Integredig • Cefnogaeth DDR, DDR2, DDR3, a LPDDR • Cyfraddau data hyd at 800 Mb/s • Strwythur bws aml-borthladd gyda FIFO annibynnol i lleihau materion amseru dylunio • Digonedd o adnoddau rhesymeg gyda mwy o allu rhesymeg • Cofrestr shifft ddewisol neu gefnogaeth RAM wedi'i ddosbarthu • Mae LUTs 6-mewnbwn effeithlon yn gwella perfformiad ac yn lleihau pŵer • LUT gyda fflip-fflops deuol ar gyfer cymwysiadau piblinell ganolog • Bloc RAM wgydag ystod eang o ronynnedd • RAM bloc cyflym gyda gallu ysgrifennu beit • blociau 18 Kb y gellir eu rhaglennu'n ddewisol fel dau RAM bloc 9 Kb annibynnol • Teil Rheoli Cloc (CMT) ar gyfer perfformiad gwell • Sŵn isel, clocio hyblyg • Rheolwyr Cloc Digidol (DCMs) dileu sgiw cloc ac afluniad cylch dyletswydd • Cyfnod-Loops Loops (PLLs) ar gyfer clocio jitter-isel • Synthesis amlder gyda lluosi cydamserol, rhannu, a newid cyfnod • Un ar bymtheg o rwydweithiau cloc byd-eang sgiw isel • Ffurfweddiad symlach, yn cefnogi isel- safonau cost • Cyfluniad auto-canfod 2-pin • SPI trydydd parti eang (hyd at x4) a chymorth fflach NOR • Cefnogaeth MultiBoot ar gyfer uwchraddio o bell gyda ffrydiau didau lluosog, gan ddefnyddio amddiffyniad corff gwarchod • Diogelwch gwell ar gyfer diogelu dyluniad • Dynodwr DNA Dyfais Unigryw ar gyfer dilysu dyluniad • Amgryptio llif-did AES yn y dyfeisiau XA6SLX75, XA6SLX75T, a XA6SLX100 • Bloc Endpoint Integredig ar gyfer dyluniadau PCI Express (LXT) • technoleg PCI® cost isel support gydnaws â'r fanyleb 33 MHz, 32- a 64-did.• Prosesu gwreiddio cyflymach gyda phrosesydd meddal MicroBlaze™ 32-did gwell, cost isel • IP sy'n arwain y diwydiant a chynlluniau cyfeirio • Ecosystem trydydd parti modurol-benodol cryf gydag IP, byrddau datblygu, a gwasanaethau dylunio