priodweddau cynnyrch:
| MATH | DISGRIFWCH |
| Categori | Cylchdaith Integredig (IC) Wedi'i fewnosod - FPGA (Arae Gât Rhaglenadwy Maes) |
| gwneuthurwr | AMD Xilinx |
| cyfres | Spartan®-6 LX |
| Pecyn | hambwrdd |
| statws cynnyrch | mewn stoc |
| Nifer y LAB/CLB | 1139. llarieidd-dra eg |
| Nifer o elfennau/unedau rhesymeg | 14579. llarieidd-dra eg |
| Cyfanswm darnau RAM | 589824 |
| Dwi/O yn cyfri | 232 |
| Foltedd - Wedi'i Bweru | 1.14V ~ 1.26V |
| math gosod | Math Mount Arwyneb |
| Tymheredd gweithredu | -40 ° C ~ 100 ° C (TJ) |
| Pecyn / Amgaead | 324-LFBGA, CSPBGA |
| Pecynnu Dyfais Cyflenwr | 324- CSPBGA (15x15) |
| Rhif cynnyrch sylfaenol | XC6SLX16 |
adrodd byg
Chwiliad Parametrig Newydd
Dosbarthiad yr Amgylchedd ac Allforio:
| NODWEDDION | DISGRIFWCH |
| Statws RoHS | Yn cydymffurfio â manyleb ROHS3 |
| Lefel Sensitifrwydd Lleithder (MSL) | 3 (168 awr) |
| Statws REACH | Cynhyrchion nad ydynt yn REACH |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
Nodiadau:
1. Mae'r holl folteddau yn gymharol â'r ddaear.
2. Gweler Perfformiadau Rhyngwyneb ar gyfer Rhyngwynebau Cof yn Nhabl 25. Mae'r ystod perfformiad estynedig wedi'i nodi ar gyfer dyluniadau nad ydynt yn defnyddio'r
amrediad foltedd safonol VCCINT.Defnyddir yr ystod foltedd VCCINT safonol ar gyfer:
• Dyluniadau nad ydynt yn defnyddio MCB
• Dyfeisiau LX4
• Dyfeisiau yn y pecynnau TQG144 neu CPG196
• Dyfeisiau gyda'r radd cyflymder -3N
3. Y foltedd uchaf a argymhellir ar gyfer VCCAUX yw 10 mV/ms.
4. Yn ystod cyfluniad, os yw VCCO_2 yn 1.8V, yna mae'n rhaid i VCCAUX fod yn 2.5V.
5. Mae'r dyfeisiau -1L yn gofyn am VCCAUX = 2.5V wrth ddefnyddio'r LVDS_25, LVDS_33, BLVDS_25, LVPECL_25, RSDS_25, RSDS_33, PPDS_25,
a PPDS_33 safonau I/O ar fewnbynnau.Nid yw LVPECL_33 yn cael ei gefnogi yn y dyfeisiau -1L.
6. Cedwir data cyfluniad hyd yn oed os yw VCCO yn disgyn i 0V.
7. Yn cynnwys VCCO o 1.2V, 1.5V, 1.8V, 2.5V, a 3.3V.
8. Ar gyfer systemau PCI, dylai fod gan y trosglwyddydd a'r derbynnydd gyflenwadau cyffredin ar gyfer VCCO.
9. Nid yw dyfeisiau â gradd cyflymder -1L yn cefnogi Xilinx PCI IP.
10. Peidiwch â bod yn fwy na chyfanswm o 100 mA fesul banc.
11. Mae angen VBATT i gadw'r allwedd AES RAM (BBR) â chefnogaeth batri pan na chaiff VCCAUX ei gymhwyso.Unwaith y bydd VCCAUX yn cael ei gymhwyso, gall VBATT fod
digyswllt.Pan na ddefnyddir BBR, mae Xilinx yn argymell cysylltu â VCCAUX neu GND.Fodd bynnag, gall VBATT fod yn unconnected.Spartan-6 FPGA Taflen Ddata: DC a Newid Nodweddion
DS162 (v3.1.1) Ionawr 30, 2015
www.xilinx.com
Manyleb Cynnyrch
4
Tabl 3: Amodau Rhaglennu eFUS(1)
Disgrifiad Symbol Isafswm Math o Unedau Uchafswm
VFS(2)
Cyflenwad foltedd allanol
3.2 3.3 3.4 V
IFS
Cyflenwad VFS ar hyn o bryd
– – 40 mA
VCCAUX Foltedd cyflenwad ategol o'i gymharu â GND 3.2 3.3 3.45 V
RFUSE(3) Gwrthydd allanol o'r pin RFUSE i GND 1129 1140 1151
Ω
VCCINT
Foltedd cyflenwad mewnol o'i gymharu â GND 1.14 1.2 1.26 V
tj
Amrediad tymheredd
15 – 85 °C
Nodiadau:
1. Mae'r manylebau hyn yn berthnasol wrth raglennu'r allwedd eFUS AES.Dim ond trwy JTAG y cefnogir rhaglennu. Mae'r allwedd AES yn unig
a gefnogir yn y dyfeisiau canlynol: LX75, LX75T, LX100, LX100T, LX150, a LX150T.
2. Wrth raglennu eFUSE, rhaid i VFS fod yn llai na neu'n hafal i VCCAUX.Pan nad yw rhaglennu neu pan na ddefnyddir eFUSE, Xilinx
yn argymell cysylltu VFS â GND.Fodd bynnag, gall VFS fod rhwng GND a 3.45 V.
3. Mae angen gwrthydd RFUSE wrth raglennu'r allwedd eFUS AES.Pan nad yw rhaglennu neu pan na ddefnyddir eFUSE, Xilinx
yn argymell cysylltu'r pin RFUSE â VCCAUX neu GND.Fodd bynnag, gall RFUSE fod heb ei gysylltu.
